A答：我特意问过我的一个老师，他说Verilog 超过100万门会出毛病，如果小于100万门，我认为Verilog 更好。E-mail: zjianq@sohu.com（zz）

B答：1、VHDL偏重于标准化，Verilog HDL与EDA工具的结合更为紧密。2、与VHDL相比，Verilog HDL的编程风格简洁明了，两者的代码之比为3:1。3、Verilog HDL比VHDL更容易学会。（m2c）